Portal do Ementário

* Aritmética binária inteira e de ponto flutuante e suas limitações * O conceito de programa armazenado * Arquiteturas de conjuntos de instruções e sua implementação * O conceito de pipeline e suas limitações * Hierarquia de memória * Dispositivos de entrada e saída * Arquiteturas para a exploração do paralelismo no nível de instrução * Arquiteturas paralelas * Mecanismos para a coerência de cache e de memória * Programação de máquinas paralelas

* J. L. Hennessy, D. A. Patterson, "Computer Architecture: A Quantitative Approach, Fourth Edition", Morgan Kaufmann, 2006. * E. S. T. Fernandes, "Paralelismo no Nível de Instrução e o Custo dos Desvios", Livro da XI Escola de Computação, Rio de Janeiro, RJ, 1998. * E. S. T. Fernandes, A. D. Santos, "Arquiteturas Super Escalares: Detecção e Exploração do Paralelismo de Baixo Nível", Livro da VIII Escola de Computação, Gramado, RS, 1992. * M. Johnson, "Superscalar Microprocessor Design", Prentice-Hall, 1991. * Artigos relevantes da área.